Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage
Lösung einer praktischen Aufgabe aus dem Bereich des HW-SW Codesign - Entwurf, Inbetriebnahme und Optimierung eines Gesamtsystems aus Prozessor, selbst entworfenen HW-Modulen (auf FPGA), Software (incl. Treibern). Beispiele für notwendige Schritte sind:
Die Studierenden lernen den Umgang mit dem soft-core Prozessor Nios II von Intel sowie den zugehörigen Design Tools, insbesondere den Platform Designer und Quartus. Darüber hinaus wird den Studierenden viel Raum für eigene Entscheidungen zugestanden.
Eine Vorstellung und Vorbesprechung zu dieser LVA (wie auch zu anderen von der ECS-Gruppe angebotenen Master-LVAs) findet am
3. Oktober 2023 um 9:15 im Seminarraum DE0110 (Treitlstrasse 3, 1.Stock)
statt.
ECTS Breakdown
98.5 h Lösen der Übungsaufgaben 4 h Vorbereiten der Zwischenpräsentation 4 h Vorbereiten der Abschlusspräsentation 6 h Anwesenheit bei den Präsentationsterminen und Abgabegesprächen-----------------------------------------------112.5 h ( = 4.5 ECTS)
Vorführung der erarbeiteten Lösungen in einem Abgabegespräch mit dem BetreuerPräsentation eines Konzeptes vor den anderen Gruppen sowie Diskussion betreffend der getroffenen Entscheidungen.
Für die Bearbeitung der Beispiele steht das TILab bzw. unser Fernzugriffssystem auf die FPGA Hardware zur Verfügug. In der Gruppenphase kann pro Gruppe zusätzlich ein Board ausgeborgt werden.
