Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage verwalten fortschrittliche FPGA-Designaspekte in Bezug auf die Analyse und Optimierung von Timing, Fläche und Leistungseinschränkungen. Teilweise Rekonfiguration, Laufzeit-Rekonfigurationstechniken und Anwendungen werden untersucht. Das Synthesedesign wird anhand verschiedener experimenteller Anwendungen vorgestellt.

• Die LU gibt eine Einführung in fortgeschrittenere FPGA Designmethoden. Ein Schwerpunkt liegt auf Constraints zur Analyse und Optimierung von Timing, Fläche und Leistungsverbrauch.
• Für partielle Rekonfiguration und Rekonfiguration zur Laufzeit werden die entsprechenden Methoden und Anwendungen untersucht. Design for Synthesis wird anhand verschiedener experimenteller Anwendungen eingeführt
• Methoden zur Design-Verifikation werden untersucht
• Die vorgestellten Themengebiete werden anhand praktischer Experimente sowohl mittels Design- als auch mittels Simulationswerkzeugen und FPGA Boards genauer studiert

Siehe die englische Beschreibung

Eine Vorstellung und Vorbesprechung zu dieser LVA (wie auch zu anderen von der ECS-Gruppe angebotenen Master-LVAs) findet am

3. Oktober 2023 um 9:15 at 9:15  Seminar raum Treitlstrasse 3, 2.stock.

online unter https://tuwien.zoom.us/j/99102860102

statt.

ECTS Aufstellung:

20h ...   Anwesenheit in den Vorlesungen
40h ...   Lösung der Designaufgaben
15h ...   Vorbereitung auf die Prüfung
---------------
75h ...  entspricht 3 ECTS

Siehe die englische Beschreibung