Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage mittels der Hardwarebeschreibungssprache VHDL

• kombinatorische Logik zu erstellen
• einfache Zustandsautomaten zu implementieren
• das Pipelining Konzept in CPUs anzuwenden
• eine Synthese des Codes in einem entsprechenden Tool durchzuführen
• ein FPGA mit der generierten Hardware zu programmieren
• Hardware systematisch mittels Simulation, Test auf dem FPGA bzw. Messung mittels Logikanalysator zu verifizieren

Praktische Anwendungen der Inhalte der LVAs "Digital Design", "Hardware Modeling" und "Rechnerstrukturen"

• Design-Flow (Synthese & Simulation)
• Testen & Debuggen eines VHDL-Designs
• Umgang mit digitalen Messinstrumenten
• Architektur von Prozessoren

• mehrere Aufgabenstellungen sind eigenständig/in Gruppen zu lösen
• die benutzen FPGA Boards (Altera Chips) werden mittels der Synthesesoftware Quartus programmiert  und mittels dem Simulationsprogramm Questa verifiziert (gratis für Studierende herunterladbar)
• Laborplätze im TILab werden angeboten: dort stehen Logikanalysatoren für Messungen sowie Tutoren für Fragen zur Verfügung

ECTS Breakdown

 75 h      Beispiele erster Teil (Digitales Design Grundlagen)
 15 h      Vorbereitung Midterm Exam
 75 h      Beispiele zweiter Teil (Computer Architecture)
 22.5 h   Vorbereitung Final Exam
-----------------------------------------------------------------------
187.5 h (= 7.5 ECTS)

Die Note setzt sich aus folgenden Teilen zusammen

• Qualität der abgegebenen Lösungen zu den gestellten Aufgaben
• Leistung in den beiden schriftlichen Tests in der Mitte und am Ende des Semsters