Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage des SoC-Labors üben die Studenten verschiedene Verfahren zum Entwerfen eines Systems on Chip. Das Architekturdesign, der IP-Kauf (FPGA) -Implementierungsablauf. Neben der Einführung einiger Hardware-Verifizierungskonzepte, die bei der Entwicklung von Projekten angewendet werden sollen.Einführung in System Verilog und das Üben von System Verilog-Assertions und Verifikationstechnologien nach Industriestandard wie OVM und UVM.
Die Studenten werden auch in den ASIC-Designfluss eingeführt und üben einige Hands-on Übungen.
Das SoC Design-Projekt in Gruppen wird während des Semesters umgesetzt und Mitte März eingereicht. - Hardware-Verifizierungsdomäne (1 Woche) Einführung in die formale Hardwareüberprüfung Funktionsüberprüfung im Entwurfszyklus - Tools und Methoden zur Hardwareüberprüfung (2 Wochen) Verifizierungsumgebung Metrikgesteuerte Verifizierungsplanung Definition und Erfassung von Metriken Monitore und Kontrolleure Abschluss der Überprüfung Automatisierte Testgenerierung - System Verilog Assertions (3 Wochen) - Industriestandard-Verifikationstechnologien (1 Woche)
- ASIC Design Flow (6 Wochen)
Praktische Projekte, Präsentationen, Laborübungen
Praktische Projekte und Präsentationen
