Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage verwalten fortschrittliche FPGA-Designaspekte in Bezug auf die Analyse und Optimierung von Timing, Fläche und Leistungseinschränkungen. Teilweise Rekonfiguration, Laufzeit-Rekonfigurationstechniken und Anwendungen werden untersucht. Das Synthesedesign wird anhand verschiedener experimenteller Anwendungen vorgestellt.
Siehe die englische Beschreibung
Vorbesprechung zu Organisatiuon und Inhalten der LVA am 4.10. um 10:15 in Seminarraum BA02A (Getreidemarkt).
ECTS Aufstellung:
20h ... Anwesenheit in den Vorlesungen40h ... Lösung der Designaufgaben15h ... Vorbereitung auf die Prüfung---------------75h ... entspricht 3 ECTS