Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage mittels der Hardwarebeschreibungssprache VHDL

• kombinatorische Logik zu erstellen
• einfache Zustandsautomaten zu implementieren
• das Pipelining Konzept in CPUs anzuwenden
• eine Synthese von VHDL Code in einem entsprechenden Tool durchzuführen
• ein FPGA mit der generierten Hardware zu programmieren
• Hardware systematisch mittels Simulation, Test auf dem FPGA bzw. Messung zu verifizieren

Praktische Anwendungen der Inhalte der LVAs "Digital Design", "Hardware Modeling" und "Rechnerstrukturen"

• Design-Flow (Synthese & Simulation)
• Testen & Debuggen eines VHDL-Designs
• Umgang mit digitalen Messinstrumenten
• Architektur von Prozessoren

• Mehrere Aufgabenstellungen sind zuerst eigenständig dann in Gruppen zu lösen
• Die benutzten FPGA Boards (Altera Chips) werden mittels der Synthesesoftware Quartus programmiert. Für die Simulation der digitalen Schaltungen wird das Simulationsprogramm Questa/Modelsim eingesetzt (gratis für Studierende herunterladbar).
• Es wird eine VM mit den entsprechenden Tools zur Verfügung gestellt.
• Die FPGA Boards können im TILab sowie über Fernzugriff auf das TILab programmiert werden. Eine Debug-Schnittstelle sowie ein Kamerasetup ermöglicht eine entsprechende Überwachung der Ausgabe der Boards.
• Tutoren stehen für Fragen im Labor oder mittels TU Chat und Zoom zur Verfügung.
• Die beiden Tests (midterm und final exam) finden im Labor statt.

===============================
!!! Die Lehrveranstaltung beginnt am 02.03.2023 um 9:00 Uhr mit einer Vorbesprechung. Diese Vorbesprechung findet gemeinsam für die Lehrveranstaltungen „Digital Design and Computer Architecture“ (LU, 182.695), „Hardware Modeling“ (VO, 182.696) und „Rechnerstrukturen“ (VO, 182.690) im Raum FAV Hörsaal 1 - INF statt. !!!
===============================

ECTS Breakdown

4.5 h   Anwesenheit in der Einführungsvorlesungen
 92 h   Beispiele erster Teil (Digitales Design Grundlagen)
  8 h   Vorbereitung Midterm Exam
 75 h   Beispiele zweiter Teil (Computer Architecture)
  8 h   Vorbereitung Final Exam
 -----------------------------------------------------------------------
 187.5 h (= 7.5 ECTS)

Die Note setzt sich aus folgenden Teilen zusammen

• Qualität der abgegebenen Lösungen zu den gestellten Aufgaben (50%)
• Leistung in den beiden schriftlichen Tests in der Mitte und am Ende des Semesters (50%)

• Der Kurs geht davon aus, dass Hardware Modeling parallel dazu absolviert wird.
• Programmiergrundkenntnisse (speziell in C)
• Grundlagen Digitales Design
• Kombinatorische Logik: Grundgatter (AND, OR, XOR, etc.) und
• Sequentielle Bauelemente: Flip-Flops, Latches
• Boolsche Grundschaltungen
• Speicher (RAM/FIFO)
• CMOS Basics (Treiber, Tri-State, Pullup/Pulldown Widerstände, etc.)
• Synchronizer
• State Machines
• Aufbau: Register. Next-State/Output Logik
• Unterschied: Moore vs. Mealy